电源噪声引入的抖动(jitter)及其对时序余量的影响

2014年在加州硅谷举行的Cadence混合信号技术研讨会上,硅创意公司进行了关于“电源噪声引入的抖动及其对时序余量的影响”的专题演讲。讲演内容详细探讨了PLL的各种抖动信息,它包括针对各种不同的应用,哪些抖动是重要的; 以及SOC的电源噪声对PLL的输出和时钟树的抖动影响;探讨了如何估算、仿真和管理电源噪声引入的抖动。

更多关于研讨会的信息请点击这里。专题论文请点击这里(需要Cadence账号登陆)

IP

创作与发展办事处在佐治亚州亚特兰大克拉科夫,波兰是一个基于美国的IP开发我们专注于提供世界级的硅IP具有广泛的精密组合通用定时锁相环芯片芯片SERDES和高速差分IOS访问我们产品页面,了解更多关于我们的产品

电子邮件

该Email地址已收到反垃圾邮件插件保护。要显示它您需要在浏览器中启用JavaScript。

地址

公司总部:
1745 North Brown Rd, Suite 200
Lawrenceville, GA 30043

电话

P (local): 678-259-9301
P (US Toll-Free): 866-232-3431
F: 678-259-9301

联系我们