电源噪声引起的抖动-不要让它成为芯片的杀手

硅创意公司20159月在上海IPSoC大会上进行了一个演讲。演讲的内容是PLL在复杂的SOC中经常遇到的一个问题。虽然设计团队在芯片设计中通常能够正确的使用PLL和进行正确的电源连接;我们还是经常看到设计师忽略版图布局和电源规划对PLL时钟的重大影响。这是片内电源噪声对时钟信号质量的影响。点击这里查看这篇文章的详细内容

IP

创作与发展办事处在佐治亚州亚特兰大克拉科夫,波兰是一个基于美国的IP开发我们专注于提供世界级的硅IP具有广泛的精密组合通用定时锁相环芯片芯片SERDES和高速差分IOS访问我们产品页面,了解更多关于我们的产品

电子邮件

该Email地址已收到反垃圾邮件插件保护。要显示它您需要在浏览器中启用JavaScript。

地址

公司总部:
1745 North Brown Rd, Suite 200
Lawrenceville, GA 30043

电话

P (local): 678-259-9301
P (US Toll-Free): 866-232-3431
F: 678-259-9301

联系我们